<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=iso-8859-1">
<style type="text/css" style="display:none;"><!-- P {margin-top:0;margin-bottom:0;} --></style>
</head>
<body dir="ltr">
<div id="divtagdefaultwrapper" style="font-size:12pt;color:#000000;font-family:Calibri,Arial,Helvetica,sans-serif;" dir="ltr">
<p>As everyone knows by now,<span style="font-family: Calibri, Arial, Helvetica, sans-serif, "Apple Color Emoji", "Segoe UI Emoji", NotoColorEmoji, "Segoe UI Symbol", "Android Emoji", EmojiSymbols; font-size: 16px;"> the </span><span style="font-family: Calibri, Arial, Helvetica, sans-serif, "Apple Color Emoji", "Segoe UI Emoji", NotoColorEmoji, "Segoe UI Symbol", "Android Emoji", EmojiSymbols; font-size: 16px;">Skylake
 refresh, </span>Kaby Lake, was released a few days ago as the new 7th gen Core Processors. This includes the Union Point Chipsets (200 Series) for LGA 1151, which are the B250, Q250, Q270, H270, Z270, and possibily at least one more Chipset for Xeons E3 1200v6,
 which is rumored to be the C422 according to available info (It was not officially released as far that I know, nor the Xeons E3 1200v6).</p>
<p><br>
</p>
<p>If I recall correctly, when the Skylake platform was first released, there was something broken in the Sunrise Point Chipsets related to PCIe ACS support, thus the IOMMU Grouping of the Chipset integrated Devices and its PCIe Slots was extremely ugly. A
 quirk for that was included in the Linux Kernel, and everyone was happy. <span style="font-size: 12pt;">But with the new Chipsets, it seems that we will need </span><span style="font-size: 12pt;">new quirks...</span></p>
<p><span style="font-size: 12pt;"><br>
</span></p>
<p><span style="font-size: 12pt;">According to the 200 Series Chipset Family PCH Spec Update, here:</span></p>
<p><a href="http://www.intel.com/content/www/us/en/chipsets/200-series-chipset-pch-datasheet-vol-1.html" class="OWAAutoLink" id="LPlnk838261" previewremoved="true"></a><a href="http://www.intel.com/content/www/us/en/chipsets/200-series-chipset-pch-spec-update.html" class="OWAAutoLink" id="LPlnk131326" previewremoved="true">http://www.intel.com/content/www/us/en/chipsets/200-series-chipset-pch-spec-update.html</a><br>
<br>
</p>
<p><span style="font-size: 12pt;">They have the Errata 22, which is that PCIe ACS is at a different
</span><span style="font-size: 12pt;">offset </span><span style="font-size: 12pt;">than expected. This looks to be the very same Errata 23 than the previous </span><span style="font-size: 12pt;">Skylake Sunrise Point Chipsets had, which I suppose that is what
 got fixed last time</span><span style="font-size: 12pt;">:</span><br>
</p>
<p></p>
<p style="font-family: Calibri, Arial, Helvetica, sans-serif, "Apple Color Emoji", "Segoe UI Emoji", NotoColorEmoji, "Segoe UI Symbol", "Android Emoji", EmojiSymbols; font-size: 16px;">
<a href="http://www.intel.la/content/www/xl/es/chipsets/100-series-chipset-spec-update.html" class="OWAAutoLink" id="LPlnk554842" previewremoved="true">http://www.intel.la/content/www/xl/es/chipsets/100-series-chipset-spec-update.html</a></p>
<br>
<p></p>
<p><span style="font-size: 12pt;">Basically, </span><span style="font-size: 12pt;">the </span><span style="font-size: 12pt;">new Motherboards with Union Point Chipsets </span><span style="font-size: 12pt;">should have broken IOMMU Grouping in the same fashion
 as Sunrise Point, but should be fixeable.</span></p>
<p><span style="font-size: 12pt;"><br>
</span></p>
<p><span style="font-size: 12pt;">So, I'm sending this to be one step ahead of the Kaby Lake early adopters that will for sure eventually report this :D</span></p>
<p><span style="font-size: 12pt;"><br>
</span></p>
<p><span style="font-size: 12pt;"><br>
</span></p>
<p><span style="font-size: 12pt;"><br>
</span></p>
<p><span style="font-size: 12pt;">BTW, I </span><span style="font-size: 12pt;">found </span><span style="font-size: 12pt;">comments here:</span><br>
</p>
<p><span style="font-size: 12pt;"><a href="https://git.kernel.org/cgit/linux/kernel/git/torvalds/linux.git/tree/drivers/pci/quirks.c" class="OWAAutoLink" id="LPlnk761613" previewremoved="true">https://git.kernel.org/cgit/linux/kernel/git/torvalds/linux.git/tree/drivers/pci/quirks.c</a><br>
</span></p>
<p><span style="font-size: 12pt;">...stating than the previous Intel Chipsets (For Haswell, Haswell-E and previous generations) don't support PCIe ACS, instead
</span><span style="font-size: 12pt;">it is "ACS-like". What is the difference? Reading more comments, </span><span style="font-size: 12pt;">It seems that there are several issues with a few AMD and Intel Chipsets that don't support the PCIe ACS specifications to
 the letter, but instead a subset of it or something with equivalent functionality, that is at least enough to provide the expected isolation for Passthrough, and thus the groupings</span><span style="font-size: 12pt;">. Is that correct?</span></p>
<p><span style="font-size: 12pt;"><br>
</span></p>
</div>
</body>
</html>